公交基于FPGA的SPWM变频系统设计

基于FPGA的SPWM变频系统设计

三角载波和正弦参考波发生模块设计完成后，对其输出的结果进行比较以产生SPWM脉冲信号。可以通过Verilog硬件描述语言实现，比较规则设置为当载波的数值小于正弦波的函数值时，输出‘1’，否则输出‘0’。

2.5死区时间延时模块

比较模块后，得到两路SPWM序列信号(xl，xh)，用于控制电路的上下桥臂的开关。理论上，这两路信号是完全互补的。然而，由于功率器件开通和关断时间不完全相等，器件的关断时间实际上要长于导通时间。因此，为避免上下桥臂上功率2007年1至11月器件瞬态短路必须提供一段时间的延时，使功率开关管导通之前确保相应的开关管已经截止。

脉冲延时是通过上升沿实现的，延时时间的实现主要通过一个10位的加减计数器来实现。设死区时间为max，延时计数器计数规则如下：

(1)当输入为0时，若计数值等于0，则计数值保持不变；否则，作减1计数；

(2)当输入为1时，若计数值分别占劳动力总数的41.2%和23.3%。此外等于 max，则计数值保持不变；否则，作加1计数；

(3)当输入为1且死区计数器数值为max时，xl=0，xh=1，上桥臂导通；

(4) 当输入为0且死区计数器数值为0时，xl=1，xh=0，下桥臂导通；

(5)当死区计数器数值在0～max之间时，xl=0，xh=0，上下桥臂均截止，形成死区。

2.6系统仿真

最后可以根据需要，设置时钟、分频、死区时间等的值。对设计进行仿真，设定三角波频率为正弦波频率的5倍，得到的仿真结果如图5所示。